

KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

2

(11)Publication number:

1020020018610 A

(43) Date of publication of application:

08.03.2002

(71)Applicant:

(21)Application number: 1020010053317

(22)Date of filing:

31.08.2001

AGERE SYSTEMS GUARDIAN

(30)Priority:

31.08.2000 US 2000

CORPORATION

652449

(72)Inventor:

ADEBANJO RICHARDSON

IIFEN WINSTON YAN

(51)Int. CI

H01L 21/28

(54) DUAL DAMASCENE CONTACT FOR INTEGRATED DEVICE

(57) Abstract:

PURPOSE: A semiconductor integrated circuit structure and a method for fabricating the structure are provided to obviate drawbacks related to seams or voids formed in metal contacts between interconnection levels.

CONSTITUTION: The structure(10) includes semiconductor layer(14) having a top surface region (12) where a transistor(18) is formed. Metallization levels(40,50,60) formed on the semiconductor layer (14) have conductive members(62,62a,62b,62c)

formed in dielectric layers(64a,64b,64c). Contacts(30,30a), which are conventionally formed, provide connections between the metallization levels(40,50,60). In particular, a capacitor(70) is formed in an upper metallization level(60), being connected to the conductive member(62a) of a lower metallization level(50) through a dual damascene contact(74). Another dual damascene contact(74a) connects the conductive members(62b,62c) of the metallization levels(50,60). Each of the dual damascene contacts (74,74a) has a narrow portion extending to the conductive member(62a,62b) of the lower metallization level(50), and a wide portion extending to the conductive member(62c) of the upper metallization level (60).

© KIPO 2002

Legal Status

BEST AVAILABLE COPY

異2002-001861.0

(18) 대한민국특허청(KR) (12) 공개특허공보(A)

(61) Int. Cl. ³ HOIL 21/28	(11) 공개번호 독2002-00(8810 (49) 공개임자 2002년03월 03일
(21) 商品世章 (22) 商品留入	10-2001-0053317 2001년08월31일
(30) 오선권주장 (71) 출원인	09/652,449 2000년 08월 31일 미국(US) 에이저 시스템즈 카디언 코푸레이션 추후키재
(72) 발명자	마국 물로리다주, 32819 율란도 사무스 존 영 파크웨이 9333 마디반지오리카르도수오
	미국, 클로리CI32835, 용란도, 윈딩레이크셔졌3805 얀이팬지윈소론
(74) 대리인	미국, 중로리(L)32837, 옵란도, 런혼셔 끊2491 미병호
4447 : 25E	
(54) 집적 디바이스쯤 4	위한 이중 상감 콘텍트

£99

본 방명은 반도체 구조물 및 그 제조 방법에 관한 것이다. 하나의 바람직한 입 실시에에 따라, 구조물은 상부면에 형성된 디바이스 형역과 함께 결정 평면을 따라 형성된 상부면을 갖는 반도체 물질흥을 포함한다. 공간 본리된 공속화 레벨들은 각각 도전성 부재를 포함하는 반도체흥 상에 형성된다. 상기 평면과 지교인 축을 따라 형성된 콘택트(contact)는 제1 레벨들의 도전성 부재를 제2 레벨들의 도전성 부재와 전기적으로 접속시킨다. 콘택트는 제1 레벨의 도전성 부재로 연장하는 중은 부분 및 이 중은 부분으로부터 제2 레벨의 도전성 부재 목으로 연장하는 넓은 부분을 포함한다.

반도체 구조물의 제조 방법은 유전체용에 형성된 개구를 갖는 반도체용 상에 유전체 물질용을 형성하는 단계를 포함한다. 상기 개구는 상부면으로부터 연장하는 넓은 부분 및 그 넓은 부분으로부터 반도체용 쪽으로 개구를 연장시키는 젊은 부분을 포함한다. 개구의 즙은 부분 및 넓은 부분 모두는 도전성 물질로 채워지고, 도전성 부재는 도전성 물질과의 전기적 콘택트 내의 개구 상에 형성된다.

CHARLE.

41

MOUNT

도전성 부재, 반도체송, 젊면체송, 삼호집속 부재, 금속화 레벨

BAAN

EBU BBB WA

도 1은 본 발명의 예시적인 실시예를 도시하는 단면도.

도 2 내지 5는 도 1의 실시예의 제조와 관련한 세부 사항들을 예시하는 단면도.

+ 도면의 주요 부분에 대한 부호의 설명+

10: 집적 회로 구조물 12: 상부면 영역
14: 반도체출 18: 트랜지스터
20: 소스/드레인 영역 22: 게이트 구조물
30: 콘택트 62: 도전성 부재
70: 커패시터 88: 커패시터 플레이트
92: 개구 95, 98: 넓은 부분
96, 100: 좁은 부분 97: 변형된 개구

ACH BAR SE

激强的 粉絲

LEGO AND JA L J HOU ENJA

방면의 보야

본 방명은 반도체 디바이스톨에 관한 것으로, 특히 회로 구조들에서 도전성 부재들 사이의 접속물에 관한 것이다.

배경

٠,٠

반도체 공정 집적 레벨이 진행탑에 따라, 다중 레벨 상호접속 방식의 밀도는 계속 증가하고, 연관된 특징 부 크기춤은 작아진다. 사실상, 반도체 상호접속 요건품은 초대규모 집적 성과를 중 가장 요구가 지나친 양상읍 중의 하나로 고려된다. 기타 다른 판심사를 중에서, 복집해자는 디바이스들이 소형으로 제조됨에 따라 허용 가능한 레벨물의 디바이스 신뢰도를 유지하기는 곤란하다.

톱상적으로, 복잡한 반도체 디바이스들은 회로 접속들을 수행하기 위해 3개 이상의 상호접속 레벨들을 필요로 한다. 이 구조함들에서, 바이어스 또는 콘택트들의 형성에 의해 다른 상호접속 레벨들을 필요로 한다. 이 구조함들에서, 바이어스 또는 콘택트들의 형성에 의해 다른 상호접속 레벨를 상의 도전성 부재를 사이에 접속이 이루어진다. 에서에 의해 알무미늄 금속화 반식에서, 구조물은 유전체충률을 대 안으로 형성하고, 서로 상에 금속 도전체 충률을 패턴님한다. 각각의 유전체충이 형성된 후 그리고 다음속화 레벨이 생성되기 전해, 콘택트들은 일반적으로 먼저 미전 금속화 레벨의 참에 보인 영역등을 노출시키도록 최삼부 유전체충을 통해 개구률을 통해 예정함으로써 형성된다. 배리어 금속줄(예, T 및 TIN의 스택)이 개구들에 침착되고, 이어서, 병스텐 등의 대화성 금속이 침착되지만, Co 및 AI 역시 침착팀수 있다. 디바이스 기하학들이 수축팀에 따라 보이는 개구로 항성되는 것이 일반적이다. 종종 보이도는 유전체충의 포면을 통해 연장하고, 과랑의 금속이 예를 들면 화학 기계적 연마에 의해 표면으로부터 제거되에 따라 노출된다. 결과로서 생긴 구조들은 신뢰도 문제점들을 야기시키고 디바이스 제조 과정에서 반도체 웨이퍼들의 재가공을 반반히 필요로 하기 때문에 많이 면격되는 과제가 되고 있다. 8. Kassab 등의 'H.Q. 함유 슬러리들을 사용하는 서브-쿼터 미크론 팀스텐 화학 기계적 명단화에서 재가공 및 플러그 코어링을 감소시키는 프로세서 방법론(Process Methodologies: to Reduce Rework and Plus Corins in Sub-Quarter Micron Tungsten Chemical Mechanical Planarization Using HQ. Containing Siurries)', 6월 27-29일, Proc. VMIC 컨퍼런스, 189 내지 194 페이지(2000) 참조. 또한, V.C. Chang 등의 'AI 압출출 방지하기 위해 N./H. 클라즈마 처리와 조합된 저온 CVD TiN 침착(Low Temperature CVD TiN Deposition Combined with N./H. Plasma Treatment to Prevent AI Extrusion)', 6월 27-29일, Proc. VMIC 컨퍼런스, 297 내지 301 페이지(2000) 참조.

금속 콘백트플에서 보이드를 또는 시임들의 형성과 연판된 한가지 특수한 문제점은 코어링으로서 품지되어 있으며, 여기서 연마 광정은 그것이 다음 제조에 영향을 미치는 지점까지 보이드의 확대를 가져오고, 신뢰도 문제를 마기한다. 제2의 관련 문제점은 콘백트를 상에 합학된 물질물의 동각 통성(conformal nature)으로부터 유래한다. 예품 물면, 비교적 얇은 유전체용이 콘택트의 노출된 보이드 또는 시임 상에 합책될 때, 이 콘백트 둘레의 흥의 두께는 더욱 감소할 수 있다. 이는 단락을 생성할 수 있거나 또는 영역을 내에 박충을 제공합으로써 전기적 응력 하에 걸면 파괴를 가져온다. 콘택트 시임물과 연판있고, 다시 코어링에 의해 확대되는 제3 문제적은 금속 이동, 특히 시 상호접속 시스템물에서의 금속 이동이다. 전기 이동은 콘택트 시임으로의 시의 이동을 가져오고, 상호점속총들 내에 보이드들을 생성하고, 다바이스 고장을 유도하는 것으로 공지되어 있다.

금속 콘택트들에서 시임들(séams)과 연관된 문제점들을 극복합으로써, 특히, 감하는 금속 에칭 공정들에 의해 제조되는 금속화 방식들을 갖는 디바이스들에 대해 집적 레벨 및 디바이스 신뢰도의 진보에 가여할 수 있다.

REOL OFTANT HAT RE

본 발명의 일 실시에에 따라, 반도체 구조물은 각각의 레벨이 도전성 부재를 포함하는 반도체총 상에 형성된 공간 분리된 금속화 레벨률을 포함한다. 콘택트는 제1 레벨튬의 도전성 부재를 제2 레벨튣의 도전성 부재와 접속시킨다. 콘택트는 제1 레벨의 도전성 부재로 연장하는 좁은 부분 및 이 좁은 부분으로부터 제2 레벨의 도전성 부재로 연장하는 좁은 부분 및 이 좁은 부분으로부터 제2 레벨의 도전성 부재 쪽으로 연장하는 넓은 부분을 포함한다.

본 발명의 다른 양상에 따라, 평면을 따라 표면이 형성된 반도체총을 갖는 집적 회로 디바이스가 역사 제공된다. 금속화 레벨은 표면 상에 형성된 도전성 부재를 포함하고, 상부면을 갖는 유전체 물질층이 반도체 표면과 도전성 부재 사이에 형성된다. 전기적 콘택트는 표면에 대하여 수직 배향축을 따라 유전체 통질층을 통해 연장한다. 이 콘택트는 상부면으로부터 축을 따라 유전체층 내에 연장하는 넓은 부분 및 이 넓은 부분으로부터 축을 따라 하는 중은 부분을 포함한다.

또 다른 실시에에서, 반도체 구조물의 제조 방법은 상부면을 갖는 유전체 물질층을 반도체충 상에 형성하는 단계를 포함한다. 개구는 유전체충 내에 형성된다. 개구는 상부면으로부터 연장하는 넓은 부분 및 이 넓은 부분으로부터 반도체충 쪽으로 개구를 연장시키는 즙은 부분을 포함한다. 개구의 중은 부분 및 넓은 부분 모두는 도전체 물질로 채워지고, 도전성 부재를 포함하는 금속화 레벨은 도전체 물질과의 전기적 콘택트 내의 개구 상에 형성된다.

MUN THE SE THE

본 발명의 수많은 장점들은 본 발명의 하기 상세한 설명을 첨부된 도면을 참조하여 읽을 때 명백해질 것 이다. 같은 부호들은 도면 전반의 같은 소자들을 나타내지만, 도면에 예시된 여러 가지 특징들은 서로 네고되지 않음에 주의해야 한다.

용매

에시된 총들 및 다른 소자들은 2개 이상의 서브-총를 또는 서브-소자들을 포함함 수 있다. 다른 특징분 상에 형성되거나 배치된 하나의 총 또는 다른 소자가 개시될 때, 그 소자는 다른 특징부와의 직접적인 본 백트일 수 있거나 또는 예를 들면 개재되는 소자에 의해 다른 특징부로부터 공간 분리될 수 있다. 더욱 이, 다른 특징부 상에 개시된 소자는 특징부 상에 반드시 수직으로 존재함 필요는 없고, 예를 물면 다른 특징부의 흑면 부분 상에 행성될 수 있다.

수직 및 수평이라는 용어는 다른 표면에 관하여 하나의 표면의 대략의 직교 배향을 나타내고, 여기서 어느 하나의 표면이 한 평면 내에 협성될 수 있는 한편, 한 표면 또는 모든 표면은 불규칙성을 가질 수 있거나 또는 반도체 디바이스룹의 다른 특징부 및 흥룹을 따라 존재하는 바의 곡물을 가질 수 있다. 예물 물면, 일부의 이론바 수직으로 에칭된 개구물은 테이퍼된 프로파일을을 갖는 것으로 공지되어 있다. 월반적으로, 이방성 에칭으로 초래되는 욕징부동, 예를 돌면, 바이더스는 벽돌이 직선들에 따를 수 없지만 결정 평면에 관하여 수직임을 목징으로 하고, 배향은 기준 평면에 관하여 직교일 수 없다.

상호접속 구조물들은 1개 이상의 회로 기능들의 구현을 지원하도록 구성된 복수의 도전성 부재들이다. 복잡한 회로 설계에서, 상호점속 구조물들은 순차로 형성되는 충물의 레벨을 또는 라미네이트들을 포함하고, 이른 도전성 부재물을 생성하고 전기적으로 끊면시킨다. 급속화 또는 상호점속 레벨은 도전성 부재 물의 네토워크를 제공하기 위해 같은 시원소의 처리 동안, 예룡 물만 포토리소그래피 단계 및 환편 에송 단계에서 협성된 도전성 부재롭의 그룹이고, 이중 일부는 실리온 산화를 또는 실리곤 활화를 물의 유전체 물집에 의해 다른 것들로부터 혈연된다. 도전성 부재품은 플리실리콘을 포함할 수 있고, AI 또는 이는 합률일 수 있고, 시트 저항을 감소시키기 위해 규화물에 포함될 수 있다.

살세한 설명

예시된 실시예를에서, 본 발명은 개선된 신뢰도를 갖는 바이어스와 함께 반도체 구조물물을 제공할 수 있다. 본 발명은 확장한 아날로그 회로 및 이론바 칩 상의 시스템들을 포함하는 매유 광범위한 반도체 설계들에 적용될 수 있다. 제공된 실시예들에서, 본 발명은 3개 이상의 급속화 레벨물을 갖는 집적 회로 구조물물에 적용된다. 표시의 간결성을 위해, 몇 개 이상의 레벨물이 사용될 수 있지만, 예시된 실시예물은 3개의 금속화 레벨물을 나타낸다. 예를 물면 0.25 + 이하의 특징부 크기를 생성하기 위해 전형적인 초대규모 집적(U.SI) 공정통로 제조할 때, 집적 회로 구조물물은 디바이스 신뢰도를 보장하기 위해 본 발명의 사용을 필요로 할 수 있는 회로 밀도를 및 전기적 성능 요건물을 가질 것이다.

도 1을 참조하면, 본 발명은 반도체 기판 상의 상호접속 레벨의 금속 산화를 금속 커패시터 구조물의 형성 및 접속에 관해서 또한 2개의 상호접속 레벨를 사이의 콘택트의 형성에 관하여 기재한다. 부분적 단면으로 도시된 집작 회로 구조률(10)은 수평 결정 평면을 따라 형성된 상부면 영역(12)를 갖는 반도체총(14)을 포함한다. 금속 산화를 반도체(MGS) 전계 효과 트랜지스터를(18)은 영역(12)내에 형성된다. 다이오드를 및 기타 다른 유형의 트랜지스터를(예, 바이플러 디바이스를 또는 MESFET를)을 포함하는다른 디바이스들은 표면 영역(12)내에 형성될 수 있지만, 이들은 본 발명을 기재하는 목적상 예시될 필요가 없다.

트랜지스터를(18)중 예시적인 것은 소스/드레인 영역를(20) 및 게이트 구조물(22)을 포함하는 것으로 나타난다. 비록 게이트 구조률(22)이 상세히 기재되지 않았지만, 도면은 인접하는 도전성 소자들로부터 게이트 구조물을 끌면시키기 위해 게이트 유전체, 게이트 도전체(통상적으로 시트 저항을 감소시키기 위해 그 위에 형성된 규화물에 의해 침착된 폴리십리콘) 및 도전성 부분통 상에 형성된 축벽 필라멘트돌을 포함하는 공통 MOSFET 부품들을 도시한다. 표시의 간결성을 위해, 상부면 영역(12)(예, 절면 구조물통) 둘레에 일반적으로 형성된 다른 목정부물은 도면들에 도시되지 않는다.

유전 절면체의 초기 레벨(20)은 트랜지스터를 상에 침착되고, 콘택트물(30a)을 포함하는 통상적으로 형성되는 콘택통물(30)은 여러 플랜지스터 영역를 및 다른 특집부를로부터 중첩되는 금속화 레벨통(40, 50 및 150)로 및 금속화 레벨통 사이에 접속을 제공한다. 각각의 금속화 레벨은 다중 도전성 부재물(62)을 포함하고, 그중 일부는 도면뚫에 도시되어 있다. 또 1은 상호접속 레벨(50)의 부재(62a)가 뻗어있는 방향에 평향한 평면을 [Lich 취한 것이다. 이 도면은 또한 부재(62a)가 연장하는 방향에 직교하는 방향으로 뻗어있는 레벨(50)의 부재(62b)를 도시한다. 레벨콥(40 및 60)로 형성된 다중 부재물(62)은 부재(62b)에 평향한 방향으로 연장한다. 일반적으로, 각각의 레벨의 부재(62)는 절면총(64a 또는 64b)에 형성된다. 이러한 에시에서, 부재들은 AI로 형성되는 것으로 추정된다.

예시된 실시예에 [다라, 커패시터(70)는 이중 상감 콘택트(74)을 통해 금속화 레벨(50)의 도전성 부재(62a)로의 접속에 의해 금속화 레벨(60)에 형성된다. 가장 바람직하게는 콘택트(74)은 인터페이스 를 제공하는 평면 상부명(78)를 갖고, 그 위에 제1 금속층이 제1커패시터 플레이트(80)를 제공하도록 형 성되고, 절연층은 클레이트(80) 상에서 패턴화되어 커패시터 유전체(84)를 제공하고, 제2 금속층은 유전 체총(84) 상에 형성되어 제2 커패시터 플레이트(88)를 제공한다. 중래의 콘택트(30)은 제2 커패시터 플 레이트(88)로부터 다른 금속화 레벨로 또는 결합 패드(예시하지 않음)로의 접속을 제공한다. 본 방명의 임반적인 유용성을 예시하는 목적 상, 다른 이중 상감 콘택트(74a)은 레벨(50)의 도전성 부재(62b)를 중 될 레벨(60)의 부재(60c)에 접속시키는 것으로서 예시되어 있다.

집적 회로 구조물(10)에 대한 선택 제조의 상세한 설명을 하기에 개시한다. 그러나, 유전체 및 도전성 물질등의 선택은 용도에 따라 변화할 수 있다. 적절한 유전체 물질들을 형성하는 데 유용한 간단한 논의 안이 바람직한 실시에에 관련하며 먼저 제공된다.

도 1에 도시된 바와 같이 다중 레벨의 상호접속 구조물 내에서 도전체들을 서로 전기적으로 절면시키는 실리콘 산화품을 형성하는 데 유용한 수많은 방법들이 일반적으로 존재한다. 중증, 레벨간 유전체는 갭 필 및 평면성 등의 목적하는 속성 세트를 최적화시키기 위한 서브총물을 포함할 것이다. 트랜지스터 구 조용을 및 플리실리폰 도견체을 상에 일반적으로 합적된 제1 상호접속 레벨은 중증 인 및 중소·도칭 참적 이다. 인의 문제속 때 1000억에서 제품류을 허용하는 한편, 용소 및 인의 사용은 호흡 온도를 더욱 많소 시민다. 인의 문제속 구조물(금속간 유경제)의 다운 레벨월의 금속 도전체을 사이에 철언을 제공하는 유경 위원 등을 보여 등기 중에(CVD) 공장에 의해 철착된 실리는 산화별일 수 있다. 이용은 마기 CVD, 저장 CVD(LPCVD), 및 즐러움이 강화 (WO(PECVD)을 포함하고, 비용 모두는 실민의 분해에 기출할 수 있다. 및 육리공이 강화 (WO(PECVD)을 포함하고, 비용 모두는 실민의 분해에 기출할 수 있다. 및 위에 인화 부가하는 것은 필반적이고, 송기 및 게단템(settering)에 대한 저항물 개선시키는 포스포실리 케이테 골레스(PSG)을 소래한다.

대투리에ও 오르토실리케이트, 또는 TEOS, \$1(OC,H_c),는 모든 레벨간 유전체증에 대한 실리콘 산화등의 형 성에 있어서 친구채로서 널리 사용되고 있다. 실리콘 산화를 막(TEOS-참여원 산화용)을 현영하기 위해 취임님 액체 TEOS를 통해시키는 것은 통상적으로 산소 환경에서 GSOC 내지 750억에서 GYO에 의해 밝성한 다. 그러한 TEOS 현학들은 양호한 균월성 및 소한 커네리지를 제공하는 것으로 존재되어 있다. 원반적 으로, 함여된 막은 그것이 용한 실리콘 이산화를로서 언급되지만, 실리콘의 비화학량은 산화물인 것으로 이해된다. 예절 물면 반응하는 산소의 10km 이르는 오존(Q_c)을 포함시키는 것은 양호한 형태적 독성률, 낮은 점도 및 개선된 결-충전 특성물에 의해 저온 참작물을 조장한다. 통상적인 반응 환경은 분당 4표준 리턴(gla) 산소에 의해 400억 및 30以Torr이고, 산소는 6% 오존, 1.5sta He 및 분당 300 표준 세제품 센터 미터(scoa) TEOS를 포함한다. 결과로서 생긴 참작물은 잦은 급속화 레벨 상의 개개의 급속 라인를 사이 및 경역률에 적절한 결-충진 특성증을 갖는다. TEOS-참석 약은 인으로 도원될 수 있다.

대안으로, 실리콘 산화품총 고명도 출라즈마 철착(HDP)에 의해 형성될 수 있다. HDP 산화품이라 행하는 험착활은 도핑되지 않은 실리케이트 유리(US8) 또는 플루오로-도핑된 실리케이트 유리(FSG)를 포함할 수 있다.

상기 유전체 물질들 및 기타 다른 변종들에 관한 상세한 설명이 잘 공지되어 있다. 예를 들면, Wolf의 Silicon Processing for the Visi Era. 제2권, Process Integration, Lattice Press 1990 참조.

집적 최로 구조용(10)의 제조에 대한 선택적인 메시적인 상세한 설명은 메시적인 감산 금속 메형 기술에 대해 또 2 및 3에 도시되어 있다. 유진체 정면체의 초기 송(28)은 트랜지스터(18) 상에 행성되어 있고, 표면 명력(12)의 일부평畴 노행시킨다. 절면제 총(28)은 350℃ 내지 550℃에서 실란으로부터 먼저 HDP 산화용(200mm±20mm)을 침착시킨고, 700℃에서 120분 동안 치밀화에 의해 TEOS로부터 실리본 산화명의 중 라즈마 강화 점속에 의해 행성될 수 있다. 절면총의 생성 두께는 9500mm에 미르는 28 범위될 수 있다.

30k로 지정한 콘택트뚫은 접면됐습(28) 내에 찾성되어 예중 중면 여러 가지 트렌지스터 범벅중과 아직 첫성되어다 하는 제1 급속화 급행(40) 사이에 접속하 제공한다. 참면체 급행(20)에서 콘택트 청성은 바다 어스랑 현정하기 위해 참석한 포토레지스트중 패턴화하고, 미어서 이방성 예정, 예중 중면 아두/CF,에 될해 시작된다. 콘택트는 건설적으로 내화성 급속증종 포함한다. 건택 응필종교는 8, 11 및 Ta를 옮 수 있다. 바탕리하게는, 모든 콘택트등은 8만 참성된다.

바이미스가 애칭된 후, 콘택트통(30a)은 연속적인 스마티에 의해 먼저 Ti 期리머 시브총통 (400℃에서 약 50ma, 에시하지 않음) 현학시키고, 이미서 TiN 서브총통 (역시 400℃에서 약 75ma, 에시하지 않음) 현착 시킨 후 머니일팅시법으로써 내부에 형성된다. 다음으로, 400mm의 위가 현착되고 (425℃에서), 구조물은 혈면체 표면 레벨(26)로부터 급속을 제거하도록 연마되고, 제1 급속화 레벨의 형성 전에 충분한 평면성증 제공한다. 결과로서 생긴 본핵트는 약 0.32μ록미고, 550mm에서 950mm로 연경한다.

프랙트를(30a)의 및에 추인 세트를 한정한 후, 제1 금속한 레벨(40)을 TI/TIN 스택(377m의 TI, 600m의 TIN)을 형성하기 위해 400°C 연속적인 스퍼턴 등의 일반적으로 널리 공지된 시핑스에 의해 형성되고, 이어서 400 내지 700cm의 AI/Cu 합금 및 25cm의 TIN을 침착시킬으로써 형성된다. 금속한 레벨(40)의 도간성 부재를(62)은 표준 패턴 및 예상 공정에 의해 한정된다. 금속한 레벨(40)/뿐만 미나라 순차로 형성된 생병(50 및 60)) 상에는 월연용(64), 메를 물면 60cm의 HDP 상화를 및 1500cm의 TBS-원칙된 실리은 산화물이 침착된다. 레벨(40)상의 참연충은 도면들에서 속(64a)으로 지정되어 있다. 구조물은 금속 지행학적 속소에 미대 화학 기계적 연대에 의해 평란화된다. 콘팩트(30)의 제2 레벨은 다음으로 유전체출(64a)에 형성되어 완료된 금속한 레벨(40)과 다음 금속한 레벨(50) 사이에 진기적 접속을 제공한다. 제1 레벨의 콘택트들에 대해 기계된 바와 깊이, 제2 레벨의 형상의 콘택트들(30)은 먼저 TI 패리어를 취착시키고, 미대서 TIN를 취착시킨 후, 아니일링시키고 행동 침착시킴으로써 형성된다. 미대서, 노출된 표면은 콘택트를(30)를 완전히 한정하도록 뒤로 먼다되고, 유전체출(64)에 중첩되는 금속을 제거하고, 다음 급속한 레벨의 형성 전에 흥분한 광면성을 제공한다. 공과로서 생긴 콘택트들은 약 36p폭을 갖는다.

콘벅트등(3D)과 중청되는 정면체용(64x)과 제1 상호점속 레ś를 청성하는 것에 대한 상기 성명은 과각의 다음 상호점속 레벨에 적용될 수 있다. 커피시터(70)(도 1), 콘벅트(74) 및 콘택트(74x)에 관련된 육정 부를 제외하고, 다음 공속화 레벨들의 제조법은 상세히 개시되어 있지 않다.

급속화 레벨(50)이 침적되고, 페틴화되고 여성됨에 따라, 다른 유전체 종질총(64)(도 201시 64b로 지정됩)이 구조절(10) 상에 침착된다. 이동 상감 콘택트용(74 및 74a)의 청성은 급속화 레벨(50)과 아직 청성되고 않은 레벨(60) 사이의 유전체송(64b) 내의 개구품(92)품 통해 통護 여성시원으로써 시작한다. 중래의 콘택트용(30)이 또한 레벨(60) 사이에 항성되어야 하는 금도, 보기의 개구들(92)에시되지 않음)이 동시에 여청된다. 개구품(92)은 리소그래피으로 막 0.36 # 쪽으로 페틴화되고, 이반성으로 막 000me로 여청되어(04,/C,F,/N,) 레벨(50)의 도전성 부재등(52)을 노출시킨다. 개구품(92)은 원통형이고, 표면 경력(12)에 관하여 수직으로 배합된다. 다시 도 2 창조.

다음으로, 도 3 참조, 표준 정화 후, 2계의 개구중(92) 상의 영역은 리소그래피으로 약 1.2μ폭으로 때 턴화되고, 약 250nm 깊이로 이방성으로 메칭되어(D4F,/C,F,/NL) 원래 개구(92)의 남아있는 즙은 부분(96) 상에 넓은 부분(95)를 생성한다. 이는 도 3에 매시된 번렀된 개구(97)를 가져온다. 각 번첩된 개구(97)의 넓은 부분(95)은 원통형이고, 리소그래피 정렬 허용 오차 범위내에서, 견제 개구(92)와 촉상으로 대칭 된다. 바람직한 실시에에서, 좁은 부분(96)은 넓은 부분(95)으로부터 반도체총(14) 쪽으로 그라고 유전 체충을 통해 개구를 연장시킨다. 그러나, 젊은 부분(96)은 개구가 총(64)을 통해 연장탑에 따라 확대될 수 있다.

도전체는 먼저 Ti 배리어흥을(400°C에서 약 60nm, 예시하지 않음) 침착시카고, 이어서 약 '75nm의 TiN을(역시 400°C에서, 예시하지 않음) 침착시킨 후 어니일림시킴으로써 변형된 개구(97) 내에 험성된다. 다음으로, 400nm의 박가 연속적으로 (200에 의해 침착되어(425°C에서) 개구(97)의 즙은 부분(96) 및 넓은부분(95) 모두를 채운다. 구조율은 연마되어 정연체 레벨 표면(28)으로부터 금속형 제거하고, 다음 금속화 레벨의 협성 전에 충분한 평면성을 제공한다. 도 4 참조, 생성된 콘택투(74)을 하부의 즙은부분(100)을 여러 상위의 넓은부분(98)을 포함한다. 넓은부분(98)은 약 1.2 μ목의 평면 상부면(102)을 부분(100)을 레이는 약 250nm이다. 중은부분(100)을 약 0.36 μ의 꼭 및 350nm의 깊이를 갖는다. 즙은부분(100)을 생참적인 인공 산중로서 보이드(104)을 포함한 수 있다. 본 방법의 수많은 심시에의 목질은 부분(100)을 생참적인 인공 산중로서 보이드(104)을 포함한 수 있다. 본 방법의 수많은 심시에의 목질은 그러한 보이드(104)가 문백료(74 및 744)에 형성될 때까지, 그것이 표면(102)를 초과하지 못한다는 것이다. 그러한 보이트등은 즙은부분와 관련된 표면에서 개구의 폭을 확대시킴으로써 표면(102)으로부터 역제될 수 있다고 생각한다.

도 5물 참조하면, 도 1의 커패시터(70)는 금속화 레벨(60)의 도전성 부재통(62)의 형성과 관련하며 콘택 로 표면(102) 상에 협성된다. 금속총(110)(제1 커패시터 출레이트(60) 및 도전성 보재룡(62)의 하부층용 형성합)이 전체적으로 취확된다. 이어서, 이는 금속총(110) 상에 결연총(112)(커패시터 유전체(84)을 제 용합)이 참착된다.

금속용(110)은 연속적인 스피턴에 의해 통상적으로 형성되어 TI/TIN 스택, 예를 들면 30nm TI 및 60nm TIN용 형성한다. 결연용은 CV0에 의해 금속용(110) 상에 침착된 실리콘 산화를 또는 탄탈 과산화율로 구 성립 수 있다. 또한, 비교적 큰 유전 상수를 갖는 다른 절면체 콜집률이 바람직하다.

공속화 레벨(60)의 도전체 부재를(62)의 형성 전에, 커패시터 유전체층(84)은 패턴화 및 에칭 단계물에 이해 한정되어 구조룝(10)의 다른 영역협로부터 젊연층(112)을 제기한다. 층(112)의 나머지 부분은 표면 영역(12)이고 평향한 평면에서 직사각형이고, 목적하는 커패시턴스와 입치하는 미리정해진 영역을 커버한다. 본 발명의 본 실시에에서, 제2 커패시터 플레이트(88)(도 1)는 공속화 레벨(60)의 나머지 부분이 침착팀에 따라 형성되고, 패턴화되고, 에칭된다. 금속화 레벨(60)은 400 내지 700nm의 Al/Cu 합금 및 25㎡의 11N을 침착시킴으로써 완료될 수 있다. 금속화 레벨(60)의 도전성 부재들(62)이 표준 패턴 및 에칭공정에 의해 한정될 때, 제2 커패시터 플레이트(88)는 또한 층(84) 상에서 한정된다. 도 1 참조, 콘택트(30)은 제2 플레이트(88) 상에 형성되어 상위 상호접속 레벨 또는 결합 패드에 대한 접속을 수행한다.

회로 구조월을 내에 다양한 형상을, 예를 물면, 원통형 직사각형, 테이퍼되는 등의 콘택트 영역들에 유용한 구조가 개시되었다. 개시된 실시에에 따른 이러한 설계의 용도는 전기적 콘택트룹의 안터페이스에서 명면 표면의 형성을 보장하고, 형태적 침착 특성을 갖는 중첩 충돌의 형성과 연관된 문제점들을 미한다. 상세하게는, 금속충돌 및 걸면체 물질이 본 발명의 비탈직한 실시에에 따라 제조된 금속 콘택트통 상에 침착될 때, 콘택트통은 중첩충돌이 시임 윤곽물에 따르는 노출된 시임물을 갖지 않는다. 따라서, 예를 들면, 콘택트 시임 물레의 커패시터 유전체의 집적과 연관된 신뢰성 문제점들을 피하게 된다. 또한, 예품 물면 시율 포함하는 상호접속 부재들이 본 발명의 바람직한 실시에에 따라 형성된 콘택트통 상에 침착될 때, AI 금속은 장치 고장을 유도하는 AI 금속 이름을 유발할 수 있는 콘택트 시임에 노즐되지 않는다.

MAN AL

본 발명의 특정 용도를 예시하였지만, 본 명세서에 개시된 원리들은 III-V 화합물 및 다른 반도체 물질들에 의해 형성된 구조물을 포함하는 다양한 화로 구조물에 대해 다양한 방식으로 본 발명을 실시하는 근간 출 제공한다. 수많은 변형이 자명할 것이다. 따라서, 본 명세서에 특별히 기재하지 않았지만 다른 구성물은 하기 특허 청구의 범위에 의해서 유일하게 제한되는 본 발명의 범위로부터 벗어나지 않는다.

(97) 874 84

정구항 1. 집적 회로 디바이스에 있어서,

평면율 따라 표면율 갖는 반도체총,

도전성 부재를 포함하며, 표면 상에 형성된 금속화 레벨,

반도체 표면과 도전성 부재 사이에 형성된, 상부면을 갖는 유전체 물질층, 및

상기 유전체 물질층을 통해 연장하는 전기적 콘택트으로서, 상기 콘택트는 상부면으로부터 유전체층 내로 연장하는 넓은 부분 및 상기 넓은 부분으로부터 반도체총 쪽으로 축을 따라 연장하는 즙은 부분을 가지 는, 상기 전기적 콘택트를 포함하는, 집적 회로 따라이스.

청구함 2. 제 1 항에 있어서,

상기 좁은 부분 및 넓은 부분은 각각 원통형 형상이고, 축을 따라 대칭적으로 배향된, 집적 회로 타바이

참구항 3. 제 1 항에 있더서,

상기 전기적 콘택트의 넓은 부분은 유전체총의 상부면을 따라 평면 표면을 포함하는, 집적 회로 CIHIOI 소

청구항 4. 제 1 항에 있어서,

상기 전기적 콘택트과 도전성 부재 사이에 형성된 제2절연총, 및

상기 제2 점면총과 전기적 콘택트 사이에 형성된 도전총을 더 포합하고;

상기 도전성 부재, 상기 제2 절면총 및 상기 도전층의 조합은 커패시터를 형성하는, 집적 회로 디바이스:

철구함 5. 제 1 함에 있어서,

상기 도전성 부재는 상호접속 부재인, 집적 회로 디바이스..

점구함 6. 제 1 함에 있어서.

삼기 반도체출과 전기적 콘택로 사이에 현성된, 상부면을 갖는 제2 유전체 출필증, 및

상기 제2 유전체 물질총의 상부면 상에 형성된, 제2 도전성 부재물 포함하는 제2 공속화 레벨을 더 포함하고:

상기 전기적 콘택트는 상기 제1 도전성 부재 및 제2 도전성 부재와 물리적으로 접촉하는, 집적 화로 디바 이슈

경구함 7. 제 6 항에 있어서,

상기 전기적 콘벡트는 행스텐, 티탄, 및 티탄 집화물을 포함하는, 집적 회로 디바이스.

원구함 B. 제 1 함에 있더서,

상기 전기적 콘택트는 털스텐을 포함하는, 집적 회로 다바이스.

원구함 9. 제 1 함에 있어서,

상기 토전성 부재는 AI율 포함하는, 집적 회로 디바이스.

참구항 10. 제 1 항에 있어서,

상기 금속화 레벨은 화로 기능들을 수행하기 위한 복수의 상호접속 부재들을 포함하는, 집적 화로 디바이 스.

청구**항 II.** 제 1 항에 있어서,

상기 좁은 부분은 반도체출을 통해 개구를 연장시키는, 집적 회로 디바이스.

원구한 12. 반도체 제품을 제조하는 방법에 있어서,

반도체 물질층을 제공하는 단계,

상부면을 갖는 무전체 물질총을 반도체총 상에 형성하는 단계,

상기 상부면으로부터 연장하는 넓은 부분 및 상기 넓은 부분으로부터 반도체총 쪽으로 개구를 연장시키는 좁은 부분을 갖는 개구를 유전체용 내에 협성하는 단계, 및

상기 개구의 좋은 부분 및 넓은 부분 모두를 또전체 물질로 채우는 단계를 포함하는, 반도체 제품을 제조하는 방법,

청구할 13. 제 12 항에 있어서,

상기 집은 부분을 형성하는 단계는 유전체 물질총을 통해 개구를 연장시키는 단계를 포함하고, 도전체 물질과의 전기적 콘벡트 내에 도전성 부재를 포함하는 금속화 레벨을 상부면 상에 형성하는 단계를 더 포함하는, 반도체 제품을 제조하는 방법

청구**항 14**. 제 12 항에 있어서,

상기 반도체총 상에 도전성 영역을 제공하는 단계를 더 포함하고;

상가 개구를 형성하는 단계는 도전성 영역 상에 개구를 배치하는 단계를 포함하며, 상기 도전성 영역미 금속화 레벨의 도전성 부재에 전기적으로 접속되는, 반도체 제품을 제조하는 방법

청구항 15. 제 12 항에 있어서,

상기 개구 배에 도전체를 형성하는 단계는 상기 좁은 부분 및 넓은 부분 모두를 채우도록 금속의 연속적 인 침착에 의해 이루어지는, 반도체 제품을 제조하는 방법.

원구**항 16.** 제 13 항에 있어서,

상기 금속화 레벨의 형성 전에, 상기 개구 내의 도전체와 전기적으로 소룡하는 개구의 넓은 부분 상에 도 전용을 형성하는 단계, 및

삼기 도전용과 도전성 부재 사이에 결연총을 형성하며, 삼기 도전총, 삼기 절연총 및 삼기 도전성 부재의 조합이 커페시터를 형성하는 단계를 더 포함하는, 반도체 제품을 제조하는 방법.

원구함 17. 반도체 구조물에 있어서,

결정 평면을 따라 행성된 상부면을 갖는 반도체 물질총,

각각 도전성 부재를 포함하는 반도체용 상에 형성된 복수의 공간 분리된 급속화 레벨출,

상기 평면과 직교인 축을 따라 형성된 콘택트으로서, 상기 콘택트는 제1 레벨쥴의 도전성 부재를 제2 레벨쥴의 도전성 부재와 전기적으로 접속시키고, 상기 제1 레벨의 도전성 부재로 면장하는 좁은 부분 및 상기 중은 부분으로부터 제2 레벨의 도전성 부재 중으로 연장하는 넓은 부분을 가지는, 상기 콘택트를 포함

하는, 반도체 구조율.

원구함 18. 제 17 함께 있어서,

상기 좁은 부분은 상기 제2 레벨의 도전성 부재로 연장하는, 반도체 구조월.

월**구입 19.** 제 17 할에 있어서,


상기 넓은 부분은 상기 좁은 부분 상에 형성되는, 반도계 구조율.

왕구함 20. 제 17 항에 있어서,


살기 제1 도전성 부재는 살기 제2 도건성 부재 상에 헐렁되는, 반도체 구조율.

J. 19


50.68 1




£02








£#6



\$4.698



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
U LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.